Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/007339

International filing date: 15 April 2005 (15.04.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2005-117354

Filing date: 14 April 2005 (14.04.2005)

Date of receipt at the International Bureau: 02 June 2005 (02.06.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application: 2005年 4月14日

出 願 番 号

Application Number: 特願2005-117354

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is JP2005-117354


出 願 人

ローム株式会社

Applicant(s):

2005年 5月20日

) [1]



特許庁長官 Commissioner, Japan Patent Office 【書類名】 特許願 【整理番号】 0.5 - 0.0161平成17年 4月14日 【提出日】 【あて先】 特許庁長官 【国際特許分類】 H02P 7/28【発明者】 京都市右京区西院溝崎町21番地 ローム株式会社内 【住所又は居所】 【氏名】 沢村 陽 【発明者】 【住所又は居所】 京都市右京区西院溝崎町21番地 ローム株式会社内 【氏名】 武村 哲也 【特許出願人】 【識別番号】 0 0 0 1 1 6 0 2 4 【氏名又は名称】 ローム株式会社 【代理人】 【識別番号】 100121337 【弁理士】 【氏名又は名称】 藤河 恒生 【電話番号】 077-547-3453 【先の出願に基づく優先権主張】 【出願番号】 特願2004-122251 【出願日】 平成16年 4月16日 【手数料の表示】 【予納台帳番号】 2 1 2 1 2 0 【納付金額】 16,000円 【提出物件の目録】

【物件名】 特許請求の範囲 」

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 0202210

【書類名】特許請求の範囲

【請求項1】

高速バスとペリフェラルバスとをバスブリッジを介して結合し、これら高速バス及びペリフェラルバスに、画像処理の演算や制御を行うCPU、ホスト装置と画像圧縮データの送受信を行うデータ送受信用FIFOメモリ、画像伸張データを保存してそのデータを表示パネルに表示するフレームメモリ、画像伸張データの圧縮及び画像圧縮データの伸張を行う圧縮/伸張回路、を接続する画像処理装置において、

前記CPUとフレームメモリを高速バスに接続し、前記データ送受信用FIFOメモリをペリフェラルバスに接続してなることを特徴とする画像処理装置。

【請求項2】

請求項1において、

前記圧縮/伸張回路を高速バスに接続してなることを特徴とする画像処理装置。

【請求項3】

命令用CPU直結バスとデータ用CPU直結バスと高速バスとを有し、これらのバスに、画像処理の演算や制御を行うCPU、CPUの処理プログラムを格納するROM、CPUが行う演算のワークエリアに用いられるRAM、ホスト装置と画像圧縮データの送受信を行うデータ送受信用FIFOメモリ、画像伸張データを保存してそのデータを表示バネルに表示するフレームメモリ、画像伸張データの圧縮及び画像圧縮データの伸張を行う圧縮/伸張回路、を接続する画像処理装置において、

前記CPUとROMを命令用CPU直結バスに接続し、前記CPUとRAMとフレームメモリをデータ用CPU直結バスに接続し、前記CPUとデータ送受信用FIFOメモリを高速バスに接続してなることを特徴とする画像処理装置。

【請求項4】

請求項3において、

前記圧縮/伸張回路をデータ用CPU直結バスに接続してなることを特徴とする画像処理装置。

【書類名】明細書

【発明の名称】画像処理装置

【技術分野】

 $[0\ 0\ 0\ 1\]$

本発明は、画像データの圧縮/伸張が行える画像処理装置に関する。

【背景技術】

 $[0\ 0\ 0\ 2]$

近年、携帯電話のような電子機器は、画像データを表示することに加え、電子カメラ機 能を搭載して撮影した画像データを表示したり格納したりするようになってきている。従 って、このような電子機器は、多量の画像データの複雑な処理をすることが必要であり、 CPUを用いた画像処理装置を用いるのが一般的である(例えば特許文献1及び2)。図 3に従来の画像処理装置の一例を示す。この画像処理装置101は、高速バス10とペリ フェラルバス12とがバスブリッジ11を介して結合されるバスアーキテクチャであり、 両バス10、12に各種機能回路が接続されている。すなわち、高速バス10には、画像 処理等の必要な演算や制御を行うCPU13と、CPU13の処理プログラムを格納する ROM14と、CPU13が行う演算のワークエリア等に用いられるRAM15とが接続 されている。またペリフェラルバス12には、電子カメラ2からの画像伸張データやホス ト装置4からの画像圧縮データを伸張した画像伸張データを保存してそのデータをLCD 等の表示バネル3に表示するフレームメモリ16と、画像伸張データの圧縮及び画像圧縮 データの伸張を行う圧縮/伸張回路17と、ホスト装置4との間で画像圧縮データの送受 信を行うデータ送受信用FIFO(First In First Out)メモリ18と、汎用のタイマ回 路19等とが接続されている。また、画像処理装置101は、CPU13によりフレーム メモリ16のデータをリード・ライトされるフレームメモリ用レジスタ20と、CPU1 3により圧縮/伸張回路 1 7 のデータをリード・ライトされる圧縮/伸張回路用レジスタ 21と、CPU13によりデータ送受信用FIFOメモリ18のデータをリード・ライト されるデータ送受信用レジスタ22と、を含む。なお、本出願において、画像圧縮データ は圧縮されている画像データをいい、画像伸張データは圧縮されていない画像データをい う。

[0003]

電子カメラ2からの画像伸張データは、フレームメモリ16に保存されて表示パネル3に表示され、また、フレームメモリ用レジスタ20及びペリフェラルバス12を介してCPU13に読み込まれ、圧縮/伸張回路17及びRAM15等にて圧縮される。その画像圧縮データは、ペリフェラルバス12及びデータ送受信用レジスタ22を介してデータ送受信用FIFOメモリ18に書き込まれ、順番にホスト装置4に送信される。一方、ホスト装置4からの画像圧縮データは、データ送受信用FIFOメモリ18に受信されてデータ送受信用レジスタ22及びペリフェラルバス12を介してCPU13に順番に読み込まれ、圧縮/伸張回路17及びRAM15等にて伸張される。その画像伸張データは、ペリフェラルバス12及びフレームメモリ用レジスタ20を介してフレームメモリ16に保存されて表示パネル3に表示される。

 $[0\ 0\ 0\ 4]$

【特許文献1】特開2001-350461号公報

【特許文献2】特開2002-77709号公報

【発明の開示】

【発明が解決しようとする課題】

 $[0\ 0\ 0\ 5]$

このようにして画像処理は行われるが、表示される画像の高画質化や動画及び静止画の多様な処理などを実現していくうえで、ますます高速に画像処理を行うことが要請されている。一般に、画像処理の高速化には、CPUを初めとする各機能回路の高速化が行われるが、消費電力やコスト等を考慮した場合、それと共に、CPUを効率的に動作させることも重要である。

[0006]

本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、CPUをより効率的に動作させることができ、もって画像処理の高速化が図れる画像処理装置を提供することにある。

【課題を解決するための手段】

[0007]

上記の課題を解決するために、本発明の望ましい実施形態に係る画像処理装置は、高速バスとペリフェラルバスとをバスブリッジを介して結合し、これら高速バス及びペリフェラルバスに、画像処理の演算や制御を行うCPU、ホスト装置と画像圧縮データの送受信を行うデータ送受信用FIFOメモリ、画像伸張データを保存してそのデータを表示バネルに表示するフレームメモリ、画像伸張データの圧縮及び画像圧縮データの伸張を行う圧縮/伸張回路、を接続する画像処理装置において、前記CPUとフレームメモリを高速バスに接続し、前記データ送受信用FIFOメモリをペリフェラルバスに接続してなる。

[0008]

この画像処理装置は、望ましくは、前記圧縮/伸張回路を高速バスに接続してなる。

[0009]

本発明の別の望ましい実施形態に係る画像処理装置は、命令用CPU直結バスとデータ用CPU直結バスと高速バスとを有し、これらのバスに、画像処理の演算や制御を行うCPU、CPUの処理プログラムを格納するROM、CPUが行う演算のワークエリアに用いられるRAM、ホスト装置と画像圧縮データの送受信を行うデータ送受信用FIFOメモリ、画像伸張データを保存してそのデータを表示バネルに表示するフレームメモリ、画像伸張データの圧縮及び画像圧縮データの伸張を行う圧縮/伸張回路、を接続する画像処理装置において、前記CPUとROMを命令用CPU直結バスに接続し、前記CPUとRAMとフレームメモリをデータ用CPU直結バスに接続し、前記CPUとデータ送受信用FIFOメモリを高速バスに接続してなる。

$[0\ 0\ 1\ 0\]$

この画像処理装置は、望ましくは、前記圧縮/伸張回路をデータ用CPU直結バスに接続してなる。

【発明の効果】

本発明によれば、画像処理装置は、データ量が多いフレームメモリを処理能力が相対的に高いバスに接続し、データ量が比較的少ないデータ送受信用FIFOメモリを処理能力が相対的に低いバスに接続しているので、CPUを効率的に動作させることができ、もって全体として画像処理の高速化が可能になる。

【発明を実施するための最良の形態】

$[0\ 0\ 1\ 2]$

以下、本発明の最良の実施形態を図面を参照しながら説明する。図1は本発明の望ましい実施形態に係る画像処理装置のブロック図である。この画像処理装置1は、例えば75MHzの高周波数で動作する高速バス10と、例えば25MHzの周波数で動作するでリフェラルバス12と、をバスブリッジ11を介して結合したバスアーキテクチャであり、両バス10、12に各種機能回路を接続している。すなわち、高速バス10には、画像の必要な演算や制御を行うCPU13と、CPU13の処理プログラムを格納を存のM14と、CPU13が行う演算のワークエリア等に用いられるRAM15と、を伸る人、更に電子カメラ2からの画像伸張データやホスト装置4からの画像圧縮データを住てのまでのである。また、画像伸張データの圧縮をであるの伸張を行う圧縮/伸張回路とを接続している。またベリフェラルバス12には、ホスト表置4との間像圧縮データの送受信を行うデータが受信用FIFOメモリ18と、汎用のタイマ回路19等に接続している。また、画像処理装置1は、CPU13によりフレームメモリ16のデータをリード・ライトされるフレームメモリ用レジスタ20と、CPU13により圧縮/伸張をリード・ライトされるフレームメモリ用レジスタ20と、CPU13により圧縮/伸張

回路17のデータをリード・ライトされる圧縮/伸張回路用レジスタ21と、CPU13によりデータ送受信用FIFOメモリ18のデータをリード・ライトされるデータ送受信用レジスタ22と、を含む。なお、圧縮/伸張回路17は、具体的には、静止画の圧縮/伸張に用いられるJPEG回路又は動画の圧縮/伸張に用いられるMPEG回路などである。また、ホスト装置4は、例えばこの画像処理装置1が携帯電話のような電子機器に用いられる場合は、その機器の本体機能を制御するプロセッサ装置などである。

$[0\ 0\ 1\ 3]$

電子カメラ2からの画像伸張データは、フレームメモリ16に保存されて表示パネル3に表示され、また、フレームメモリ用レジスタ20及び高速パス10を介してCPU13に読み込まれ、圧縮/伸張回路17及びRAM15等により圧縮される。その画像圧縮データは、ペリフェラルバス12及びデータ送受信用レジスタ22を介してデータ送受信用 FIFOメモリ18に書き込まれ、順番にホスト装置 4 に送信される。一方、ホスト装置 4 からの画像圧縮データは、データ送受信用FIFOメモリ18に受信されてデータ送受信用レジスタ22及びペリフェラルバス12を介してCPU13に順番に読み込まれ、圧縮/伸張回路17及びRAM15等により伸張される。その画像伸張データは、高速バス10及びフレームメモリ用レジスタ20を介してフレームメモリ16に保存されて表示パネル3に表示される。

$[0\ 0\ 1\ 4]$

ここで、高速バス10は例えば75MHzの高周波数で動作するので、画像伸張データはフレームメモリ16からCPU13に高速に読み込まれ、かつ、CPU13からフレームメモリ16に高速に書き込まれる。また、フレームメモリ16が演算のワークエリア等に用いられるRAM15と同じバスに接続されているので一連の演算においてバスの切り換えによる無駄な時間であるオーバヘッド時間をなくすことができる。このように、データ量が多い画像伸張データの転送においてCPUは効率的に動作し、全体的な画像処理の高速化に寄与する。また、CPU13と圧縮/伸張回路17とのデータ転送も高速バス10を介するので全体的な画像処理が更に高速になる。一方、ペリフェラルバス12は例えは25MHzの周波数で動作するので、画像圧縮データのデータ送受信用FIFOメモリ18への書き込み又はCPU13への読み出しは比較的低速である。しかし、その画像圧縮データは、画像伸張データの例えば1/10乃至1/100であってデータ量が比較的少ないので、全体としての画像処理の速度はさほど落ちない。

$[0\ 0\ 1\ 5]$

このように、この画像処理装置1は、データ量が多いフレームメモリ16を処理能力が相対的に高い高速バス10に接続し、データ量が比較的少ないデータ送受信用FIFOメモリ18を処理能力が相対的に低いペリフェラルバス12に接続しているので、CPU13を効率的に動作させることができ、全体として画像処理の高速化が可能になる。なお、データ送受信用FIFOメモリ18をペリフェラルバス12に接続しているのは、高速バス10に接続する機能回路を多くし過ぎると、高速バス10の負荷容量が大きくなりそれだけ動作可能な周波数が低下するからである。

$[0\ 0\ 1\ 6]$

また、この画像処理装置1では、圧縮/伸張回路17を高速バス10に接続しているが、CPU13によるリード・ライトが比較的少ない圧縮/伸張回路17を用いる場合は、これをペリフェラルバス12に接続してもよい。

$[0\ 0\ 1\ 7]$

次に、本発明の別の望ましい実施形態に係る画像処理装置を図2に基づいて説明する。この画像処理装置5は、CPU23とROM14を直結する命令(インストラクション)用CPU直結バス24と、CPU23とRAM15を直結するデータ用CPU直結バス25と、上述の高速バス10と、を有するバスアーキテクチャである。例えば、ARM系のプロセッサシステムにおける命令用のTCM(Tightly Coupled Memory)バス、データ用のTCMバス、AMBA(Advanced Microcontroller Bus Architecture)バスがそれぞれ命令用CPU直結バス24、データ用CPU直結バス25、高速バス10に相当

する。なお、必要に応じて上述のペリフェラルバス12(図示せず)を有するようにする こともできる。

[0018]

データ用CPU直結バス25には、更に上述のフレームメモリ16と圧縮/伸張回路17とを接続している。また高速バス10には、上述のデータ送受信用FIFOメモリ18とタイマ回路19等とを接続している。また、画像処理装置5は、画像処理装置1と同様に、上述のフレームメモリ用レジスタ20と圧縮/伸張回路用レジスタ21とデータ送受信用レジスタ22とを含む。

[0019]

命令用CPU直結バス24やデータ用CPU直結バス25は、CPU23の基本動作クロックの例えば1サイクルで読み込み又は書き込みの動作を行う。一方、高速バス10は、例えば $5\sim10$ サイクルで読み込み又は書き込みの動作を行う。従って、画像処理装置 5は、画像処理装置1に比べ、その画像伸張データはフレームメモリ16からCPU23に更に高速に読み込まれ、かつ、CPU23からフレームメモリ16に更に高速に書き込まれる。

[0020]

このように、この画像処理装置5は、データ量が多いフレームメモリ16を処理能力が相対的に高いデータ用CPU直結バス25に接続し、データ量が比較的少ないデータ送受信用FIFOメモリ18を処理能力が相対的に低い高速バス10に接続しているので、全体として画像処理の更なる高速化が可能になる。なお、データ送受信用FIFOメモリ18を高速バス10に接続しているのは、フレームメモリ16がデータ用CPU直結バス25に移されているので、高速バス10の負荷容量がさほど大きくならないからである。

[0021]

また、この画像処理装置5では、圧縮/伸張回路17をデータ用CPU直結バス25に接続しているが、CPU23によるリード・ライトが比較的少ない圧縮/伸張回路17を用いる場合は、これを高速バス10に接続してもよい。

[0022]

以上、本発明の実施形態に係る画像処理装置について説明したが、本発明は、実施形態に限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。例えば、画像処理装置1、5が用いられる電子機器に電子カメラ2がない場合は、電子カメラ2からの画像伸張データをフレームメモリ16に保存する機能を省くことも可能である。また、場合に応じ、汎用のタイマ回路19を含まないこと、また、他の必要な機能回路を含むことが可能なことは勿論である。

【図面の簡単な説明】

[0023]


- 【図1】本発明の望ましい実施形態に係る画像処理装置のブロック図。
- 【図2】本発明の別の望ましい実施形態に係る画像処理装置のブロック図。
- 【図3】従来の画像処理装置のブロック図。


【符号の説明】


[0024]

- 1、5 画像処理装置
 - 2 電子カメラ
 - 3 表示パネル
 - 4 ホスト装置
 - 10 高速バス
 - 12 ペリフェラルバス
- 13,23 CPU
 - 16 フレームメモリ
 - 17 圧縮/伸張回路
 - 18 データ送受信用FIFOメモリ

- 20 フレームメモリ用レジスタ
- 21 圧縮/伸張回路用レジスタ
- 22 データ送受信用レジスタ
- 24 命令用 С Р U直結バス
- 25 データ用CPU直結バス







【書類名】要約書

【要約】

【課題】 CPUを効率的に動作させて全体的に画像処理を高速化できる画像処理装置の提供。

【解決手段】 この画像処理装置1は、高速バス10とペリフェラルバス12とをバスブリッジ11を介して結合し、両バス10、12に、画像処理の演算や制御を行うCPU13、ホスト装置4と画像圧縮データの送受信を行うデータ送受信用FIFOメモリ18、電子カメラ2等からの画像伸張データを保存してそのデータを表示バネル3に表示するフレームメモリ16、画像伸張データの圧縮及び画像圧縮データの伸張を行う圧縮/伸張回路17、を接続するものにおいて、CPU13とフレームメモリ16を高速バス10に接続し、データ送受信用FIFOメモリ18をペリフェラルバス12に接続してなる。

【選択図】 図1

出願人履歴

0000116002419900822

京都府京都市右京区西院溝崎町21番地ローム株式会社